【後藤弘茂のWeekly海外ニュース】20nmプロセスから先はムーアの法則の意味がなくなる? 〜トランジスタ当たりのコストの上昇

http://pc.watch.impress.co.jp/docs/column/kaigai/20130709_606885.html

　その一方で、28nmプロセスを長期的なノードとして、微細化を先送りしようとするチップベンダー側の動きもある。20nmプロセスのデザインインが始まったあたりから、そうした動きが活発化している。20nm以降のコストが見えてきたからだ。典型的な対応は、ARMが28nmプロセス向け(POPを28nmに用意)に新CPUコア「Cortex-A12」のライセンスを開始したことだ。ARMは、28nmが長期的に残ると考え、コストを重視する顧客のためのコアを28nmにフォーカスして出した。

　古き良き古典的CMOSスケーリングの時代には、全てがうまく働いた。プロセスノードが1世代(0.7倍)微細化すると、トランジスタ面積は半分の0.5倍になり、同じサイズのダイ(半導体本体)に2倍のトランジスタを載せることができた。それでありながら、ウェハとそのプロセスコストはほぼ変わらず、トランジスタ当たりのコストが半分の0.5倍になった。チップに載せるトランジスタを世代毎に倍増させても、チップ当たりのコストはほぼ一定だった。加えて、駆動電圧は0.7倍に、消費電力は0.5倍に、動作周波数は1.4倍になった。

　20nmから16/14nmへの移行では、バックエンドは共通なので、原理的にトランジスタはスケールダウンしない。それどころか、マルチチャネルの場所はトランジスタサイズが大きくなることもある。そのため、プロセスが移行しても、トランジスタの密度は原理的に変わらない。さらに、FinFET化でウェハ当たりのコストは上昇すると言われており、トランジスタ当たりのコストはさらに上がってしまう。